

Department of  
**Computer Science  
& Engineering**



## 计算机系统结构实验指导书-LAB3

# 1. OVERVIEW

---

## 1.1 实验名称

简单的类 MIPS 单周期处理器功能部件的设计与实现（一）

## 1.2 实验目的

1. 理解主控制部件或单元、ALU 控制器单元、ALU 单元的原理
2. 熟悉所需的 Mips 指令集
3. 使用 Verilog HD 设计与实现主控制器部件（Ctr）
4. 使用 Verilog 设计与实现 ALU 控制器部件（ALUCtr）
5. ALU 功能部件的实现
6. 使用 Vivado 进行功能模块的行为仿真

## 1.3 实验报告与验收办法

按指定时间提交电子版实验报告和工程文件。本实验线上自查分析三个仿真结果并截图

## 1.4 注意事项

本实验开始请务必按照实验指导书给定的单元部件、控制线路、数据通路等部件图的规范来进行实验（可参见 [Computer\\_Organization\\_and\\_Design 3<sup>rd</sup> or 4<sup>th</sup> edition](#)）

## 1.5 实验预计时间

150 分钟


## 2. 新建工程

---

### 2.1 实验描述

#### 2.1.1 新建一个工程

1. 启动 Vivado 2018.3
2. 输入工程名称 lab03 。点击 Next



3. 选择 开发板的 FPGA 参数:

**Product Category: ALL**

**Family: Kintex-7**

**Package: ffg676**

**Speed: -2**

**Temperature: ALL Remaining**

### 3. 主控制单元模块

#### 3.1 实验描述

##### 3.1.1 模块描述

主控制单元（Ctr）的输入为指令的 opCode 字段，操作码经过 Ctr 的译码，给 ALUCtr, Data Memory, Registers, Muxs 等功能单元输出正确的控制信号。

|          |          |         |       |           |       |       |
|----------|----------|---------|-------|-----------|-------|-------|
| <b>R</b> | opcode   | rs      | rt    | rd        | shamt | funct |
|          | 31 26    | 25 21   | 20 16 | 15 11     | 10 6  | 5 0   |
| <b>I</b> | opcode   | rs      | rt    | immediate |       |       |
|          | 31 26    | 25 21   | 20 16 | 15        | 0     |       |
| <b>J</b> | opcode   | address |       |           |       |       |
|          | 31 26 25 | 0       |       |           |       |       |

图 1. Mips 基本指令格式





图 2. 简单的 Mips 处理器主控制器单元模块的 IO 定义

### 3.1.2 新建模块 Verilog 文件

#### 1. 定义其 I/O 端口



```
20 ///////////////////////////////////////////////////////////////////////////////////////////////////////////////////  
21 module Ctr(  
22     input  [5:0] opCode,  
23     output regDst,  
24     output aluSrc,  
25     output memToReg,  
26     output regWrite,  
27     output memRead,  
28     output memWrite,  
29     output branch,  
30     output [1:0] aluOp,  
31     output jump  
32 );  
33  
34  
35 endmodule
```

PS: 模块创建时自动生成的任何一句头信息都不要删除、也不更改默认值

### 3.1.3 编写译码功能

| Input or output | Signal name | R-format | lw | sw | beq |
|-----------------|-------------|----------|----|----|-----|
| Inputs          | Op5         | 0        | 1  | 1  | 0   |
|                 | Op4         | 0        | 0  | 0  | 0   |
|                 | Op3         | 0        | 0  | 1  | 0   |
|                 | Op2         | 0        | 0  | 0  | 1   |
|                 | Op1         | 0        | 1  | 1  | 0   |
|                 | Op0         | 0        | 1  | 1  | 0   |
| Outputs         | RegDst      | 1        | 0  | X  | X   |
|                 | ALUSrc      | 0        | 1  | 1  | 0   |
|                 | MemtoReg    | 0        | 1  | X  | X   |
|                 | RegWrite    | 1        | 1  | 0  | 0   |
|                 | MemRead     | 0        | 1  | 0  | 0   |
|                 | MemWrite    | 0        | 0  | 1  | 0   |
|                 | Branch      | 0        | 0  | 0  | 1   |
|                 | ALUOp1      | 1        | 0  | 0  | 0   |
|                 | ALUOp0      | 0        | 0  | 0  | 1   |

图 3. 主控制模块的真值表

注意：Jump 指令编码是 000010，Jump 信号输出 1，其余输出 0

| 指令                          | opCode |
|-----------------------------|--------|
| R 型: add, sub, and, or, slt | 000000 |
| I 型: lw                     | 100011 |
| I 型: sw                     | 101011 |
| I 型: beq                    | 000100 |
| J 型: J                      | 000010 |

图 4. 指令操作码


用 verilog HDL 描述上述真值表，实现方式多种多样，这里给出一种使用 case 语句的参考样例（你需要写出所有真值表情况），如下图：

```
14     reg RegDst;
15     reg ALUSrc;
16     reg MemToReg;
17     reg RegWrite;
18     reg MemRead;
19     reg MemWrite;
20     reg Branch;
21     reg [1:0] ALUOp;
22     reg Jump;
23
24     always @(OpCode)
25     begin
26         case(OpCode)
27             6'b000000: //R type
28             begin
29                 RegDst = 1;
30                 ALUSrc = 0;
31                 MemToReg = 0;
32                 RegWrite = 1;
33                 MemRead = 0;
34                 MemWrite = 0;
35                 Branch = 0;
36                 ALUOp = 2'b10;
37                 Jump = 0;
38             end
91
92         //add beq
93         //6'bxxxxxx;
94         begin
95             ...
96         end
97
98         //add lw
99         //add sw
100        //add Jump
101
102        default:
103        begin
104            RegDst = 0;
105            ALUSrc = 0;
106            MemToReg = 0;
107            RegWrite = 0;
108            MemRead = 0;
109            MemWrite = 0;
110            Branch = 0;
111            ALUOp = 2'b00;
112            Jump = 0;
113        end
114    endcase
```

### 3.1.4 功能仿真

#### 1. 新建激励文件 Ctr\_tb

 Add Sources



2. 添加激励即输入信号的控制。设定不同的输入，覆盖所有的情况，以保证逻辑正确：

```
51  
52 initial begin  
53     // Initialize Inputs  
54     OpCode = 0;  
55  
56     // Wait 100 ns for global reset to finish  
57     #100;  
58     .....  
59     #100 OpCode = 6'b000000; //R-type  
60     //Add orther stimulus here  
61
```

PS:编写激励代码时要像 Lab1 或 Lab2 一样，需对要仿真的模块进行实例化

3. 进行行为仿真，观察波形，分析仿真结果是否满足当初的设计。若由误，修改代码，重新仿真。下面给出一个仿真波形样例：




图 5. Ctr 的仿真波形

4. 观察波形，查看仿真结果，是否满足当初的设计。如果有错，检查代码，重新仿真。（属本次实验自查点之一、截图存档）

### 3.2 工程设计、下载验证

（本次不做）



## 4. ALU 控制单元模块

### 4.1 实验描述

#### 4.1.1 模块描述

算数逻辑单元 ALU 的控制单元 (ALUCtr) 是根据主控制器的 ALUOp 控制信号来判断指令类型, 并依据指令的后 6 位区分 R 型指令。综合这两种输入, 以控制 ALU 做正确操作。

|   |          |         |       |           |       |      |
|---|----------|---------|-------|-----------|-------|------|
| R | opcode   | rs      | rt    | rd        | shamt | func |
|   | 31 26 25 | 21 20   | 16 15 | 11 10     | 6 5   | 0    |
| I | opcode   | rs      | rt    | immediate |       |      |
|   | 31 26 25 | 21 20   | 16 15 | 0         |       |      |
| J | opcode   | address |       |           |       |      |
|   | 31 26 25 | 0       |       |           |       |      |

图 1. R、I、J 型指令格式 (参见 Mips 指令集)




图 2. ALU 控制器模块的 IO 定义

## 4.1.2 新建模块源文件

步骤略（可参照之前的方法，比如 3.1.2的步骤）

PS: 现在起所有的实验主要基于同学所学的理论知识、前期的实验经验，凭借同学们的聪明才智和实干探索精神独立完成（若实际遇到不解之处可搜索问题资源的解决经验、代码编写技巧、设计实现思路等）

## 4.1.3 编写译码功能

ALU Control（即上图的输出 aluCtrOut[3:0]）的值与 ALU 操作的对应关系如下：

| ALU control lines | Function         |
|-------------------|------------------|
| 0000              | AND              |
| 0001              | OR               |
| 0010              | add              |
| 0110              | subtract         |
| 0111              | set on less than |
| 1100              | NOR              |

图 3. aluCtrOut 和 alu 操作的对应关系

| Instruction opcode | ALUOp | Instruction operation | Func field | Desired ALU action | ALU control input |
|--------------------|-------|-----------------------|------------|--------------------|-------------------|
| LW                 | 00    | load word             | XXXXXX     | add                | 0010              |
| SW                 | 00    | store word            | XXXXXX     | add                | 0010              |
| Branch equal       | 01    | branch equal          | XXXXXX     | subtract           | 0110              |
| R-type             | 10    | add                   | 100000     | add                | 0010              |
| R-type             | 10    | subtract              | 100010     | subtract           | 0110              |
| R-type             | 10    | AND                   | 100100     | and                | 0000              |
| R-type             | 10    | OR                    | 100101     | or                 | 0001              |
| R-type             | 10    | set on less than      | 101010     | set on less than   | 0111              |

图 4. Func, ALUOp 与 ALU Control 编码关系

| ALUOp  |        | Func field |    |    |    |    |    | Operation |
|--------|--------|------------|----|----|----|----|----|-----------|
| ALUOp1 | ALUOp0 | F5         | F4 | F3 | F2 | F1 | F0 |           |
| 0      | 0      | X          | X  | X  | X  | X  | X  | 0010      |
| X      | 1      | X          | X  | X  | X  | X  | X  | 0110      |
| 1      | X      | X          | X  | 0  | 0  | 0  | 0  | 0010      |
| 1      | X      | X          | X  | 0  | 0  | 1  | 0  | 0110      |
| 1      | X      | X          | X  | 0  | 1  | 0  | 0  | 0000      |
| 1      | X      | X          | X  | 0  | 1  | 0  | 1  | 0001      |
| 1      | X      | X          | X  | 1  | 0  | 1  | 0  | 0111      |

图 5. ALU 控制单元输入输出真值表

用 verilog 代码写出上述真值表内容。


实现方式多种多样，这里给出一种使用 casex 语句的参考样例（余下情况需自己补充），如下图：

```
29     always @ (ALUOp or Funct )
30     begin
31         casex ({ALUOp, Funct})
32
33             8'b00xxxxxx : ALUCtrOut = 4'b0010;
34
35             //add orther few situations here
36             ...
37
38     endcase
```

注：{a, b}是 verilog 位拼接运算符

#### 4.1.4 仿真测试

1. 新建 ALUCtr\_tb
2. 在测试文件中设定不同的输入，覆盖全部情形
3. 需将 ALUCtr\_tb 设为顶层，如下图：



4. 下面给出仿真波形样例：




图 A. 仿真波形




图 B. 仿真波形

以上两种仿真波形都正确，图 A 和图 B 的代码有何区别（属本次实验自查点之一、截图存档）

#### 4.2 工程设计、下载验证 (本次不做)

## 5. ALU 模块

### 5.1 实验描述

#### 5.1.1 模块描述

算术逻辑单元 ALU 根据 ALUCtr 的控制信号将两个输入执行与之对应的操作。ALURes 为输出结果。若减法操作 ALURes 的结果为 0 时，则 Zero 输出置为 1。




图 6. ALU 模块的 IO 定义

#### 5.1.2 新建模块源文件

### 5.1.3 设计功能

aluCtrOut[3:0]的值与 ALU 操作的对应关系如下：

| ALU control lines | Function         |
|-------------------|------------------|
| 0000              | AND              |
| 0001              | OR               |
| 0010              | add              |
| 0110              | subtract         |
| 0111              | set on less than |
| 1100              | NOR              |

注意：beq 时 实际是个减法操作

用 verilog 代码编写 ALU 功能

实现方式可以是 case 语句；但这里给出另一种参考方案（仅部分代码）：


```
21 module Alu(input1, input2, aluCtr, zero, aluRes);
22     input [31:0] input1;
23     input [31:0] input2;
24     input [3:0] aluCtr;
25     output zero;
26     output [31:0] aluRes;
27     reg zero;
28     reg [31:0] aluRes;
29
30     always @ (input1 or input2 or aluCtr)
31     begin
32         if (aluCtr == 4'b0010) // add
33             aluRes = input1 + input2;
34         else if (aluCtr == 4'b0110) // sub
35             begin
36                 aluRes = input1 - input2;
37                 if (aluRes == 0)
38                     zero = 1;
39                 else
40                     zero = 0;
41             end
42         // add and, or, slt here
43     end
44
45 endmodule
```

注意 变量名的大小写前后一致


### 5.1.4 行为仿真

1. 新建测试文件 ALU\_tb

2. 下面给出仿真样例（属本次实验自查点之一、截图存档）：



ALU 仿真波形（含 Zero 为 1 时）



NOR 运算的二进制显示

### 5.2 工程设计、下载验证 (本次不做)

### 5.3 实验报告

Ctrl、ALUctr 和 ALU 这三部分的实验报告也可以合并起来总写